CPLD - БИС/СБИС программируемой логики, структура которой представляет собой матрицу программируемых логических блоков:
В FPGA с триггерной памятью реконфигурации применяют мелкозернистые блоки:
В качестве конфигурируемых логических блоков могут использоваться логические вентили И-НЕ, ИЛИ-НЕ:
Во всех СБИС программируемой логики логические операции производятся в логических блоках, которые соединяются в единую схему с помощью программируемой матрицы соединений:
Динамическая реконфигурация применима в системах с выполнением операций, параллельных во времени:
Длинная линия - непрерывная линия межсоединений, проходящая по всей ширине кристалла БИС/СБИС программируемой логики:
Для передачи на большие расстояния с малой задержкой служат длинные линии:
Логический блок программируемых БИС/СБИС, реализованный на основе схем программируемой памяти, - табличный функциональный преобразователь:
Малое количество сегментов в FPGA ведет к появлению большого числа программируемых ключей в линиях связи:
Микросхемы CPLD имеют логические элементы табличного типа (LUT):
Микросхемы FPIC имеют логические блоки:
Память конфигурации с EEPROM стирается электрическими сигналами:
Передача сигналов низкого уровня по внешним связям неприемлема из-за малой помехоустойчивости таких сигналов:
Функциональность логического блока определяется его зернистостью:
Эквивалентный вентиль - группа схемных элементов, соответствующая возможности реализации на ней FPGA: