Алгоритм Бута предполагает две операции: сложение и вычитание:
Аппаратные способы ускорения целочисленного умножения приводят к усложнению схемы умножителя, но не затрагивают схемы управления:
В двоичной системе запись числа в дополнительном коде сводится к инвертированию всех цифровых разрядов числа, представленного в прямом коде:
В ОПУ с магистральной структурой все внутренние регистры объединены в отдельный узел регистров общего назначения, а все комбинационные схемы - в операционный блок:
В ОПУ с магистральной структурой комбинационные схемы жестко распределены между всеми регистрами:
В форме с фиксированной запятой могут быть представлены только числа без знака:
Вычисление произведения двух n-разрядных двоичных чисел без знака сводится к формированию частичных произведений по одному на каждую цифру множителя, с последующим суммированием полученных ЧП:
Количество регистров в узле РОН магистрального ОПУ обычно превышает тот минимум, который необходим для реализации универсальной системы операций:
Магистрали в операционных устройствах могут быть только однонаправленными:
Переполнение имеет место тогда и только тогда, когда знак результата соответствует знаку слагаемых:
При параллельной организации операционного блока всё разряды операндов обрабатываются одновременно:
При умножении со сдвигом влево исходное значение суммы частичных произведений принимается равным нулю:
Структурный базис ОПУ включает в себя регистры, обеспечивающие кратковременное хранение слов данных:
Структурный базис ОПУ включает в себя управляемые шины:
Ускорение операции умножения - параллельное вычисление всех частичных произведений: