В логической сети допустимы ориентированные циклы, если в каждом из них имеется элемент задержки:
Выход элемента задержки может быть выходом логической сети:
Выходной полюс схемы из функциональных элементов может быть присоединен к входу некоторого элемента этой сети:
Если в момент времени t известны значения на выходах всех задержек логической сети, то выходное значение Z(t) полностью определяется входным значением X(t):
Логическая сеть - схема из функциональных элементов и задержек, действующая в тактовом (дискретном) режиме:
Любую булеву функцию можно реализовать схемой из функциональных элементов, состоящей из конъюнкторов и дизъюнкторов:
Минимальные элементы - выходы схемы:
Сложение, вычитание, умножение, деление, возведение в степень являются двуместными функциями действительных переменных:
Схема из функциональных элементов для параллельного суммирования двух n-значных двоичных чисел имеет 2n входных и (2n +1) выходных полюсов:
Схема из функциональных элементов с пятью входными полюсами может иметь семь выходных полюсов:
Умножение 20-значных двоичных чисел может быть реализовано схемой из функциональных элементов:
Число элементов сумматора последовательного действия для сложения многозначных двоичных чисел связано с размерностью слагаемых:
Элемент задержки - элемент, значение на выходе которого в каждый момент времени меньше значения на его входе в предыдущий момент:
Элемент задержки имеет один вход и один выход:
Элементарный сумматор - схема, реализующая сложение многозначных двоичных чисел: