VLIW - набор команд, организованных наподобие вертикальной микрокоманды в микропрограммном устройстве управления:
Байты в формате упакованных байтов нумеруются от 0 до 7, причем байт 0 располагается в младших разрядах слова:
Блок выборки команд извлекает команды из основной памяти через кэш-память команд:
В RISC-машинах с большой сверхоперативной памятью значительный удельный вес составляют операции "регистр-регистр", отношение времени обращения к памяти и времени вычислений составляет 5:1:
В современных МРР-компьютерах образуют двухмерную решетку (в SNI/Pyramid RM1000) или гиперкуб (суперкомпьютеры nCube):
Виртуальные регистры, использование которых не перекрывается, отображаются на один и тот же логический регистр:
Для реализации программного параллелизма, включающего циклы и итерации, используются матричные или векторные структуры:
Каждый процессор SMP-системы снабжен виртуальной кэш-памятью, состоящей из кэш-памяти первого (L1) и второго (L2) уровней:
Количество локальных переменных, создаваемых отдельной процедурой, в 92 % случаев не превышает пяти:
Максимальное число полей в сверхдлинной команде равно числу вычислительных устройств и обычно колеблется в диапазоне от 3 до 30:
Недостатки технологии VLIW - требуется новое поколение компиляторов, способных проанализировать программу, найти в ней независимые команды, связать такие команды в строки длиной от 256 до 1024 бит, обеспечить их параллельное выполнение:
Основным признаком, по которому вычислительную систему относят к архитектуре с массовой параллельной обработкой МРР (Massively Parallel Processing), служит количество процессоров n:
Параллельная обработка фаз последовательно выполняемых команд приводит к организации конвейера команд:
Предикаты формируются как результат сравнения значений, хранящихся в двух регистрах:
При увеличении числа узлов системы более выгодна архитектура двухмерной решетки:
Применительно к очередям диспетчеризации команд (их в процессоре три) можно говорить о статическом разделении:
Применяемое в RISC устройство управления с "жесткой" логикой быстрее микропрограммного:
Процессор Хеоn предполагает работу с кэш-памятью трех уровней (L1, L2 и L3) и так называемой кэш-памятью трассировки:
Реализация сложных команд за счет последовательности из простых, но быстрых RISC-команд оказывается не менее эффективной, чем аппаратный вариант сложных команд в CISС-архитектуре:
Устройство управления с "жесткой" логикой, реализованное в большинстве RISC-систем, менее гибко, более склонно к ошибкам, затрудняет поиск и исправление ошибок, уступает при выполнении сложных команд: