"Однокристальная микроЭВМ" является вторым названием для
4-разрядный двоично-десятичный счетчик в режиме прямого счета будет считать от 0 до
D-триггер имеет входы
DRDRAM - вариант динамического ОЗУ типа RDRAM, в котором в отличие от RDRAM
n-разрядный сумматор с условным переносом включает:
N-разрядный счетчик Джонсона имеет __________ состояний
Автомат, который под действием входных импульсов переходит из одного состояния в другое, фиксируя тем самым число поступивших на его вход импульсов в том или ином коде, называется
Адресным пространством микропроцессорной системы называется совокупность адресов
Ассоциативная организация памяти в современных ЭВМ обычно применяется в
Базовые ячейки внутренней области БМК называются
Библиотека функциональных ячеек содержит множество
БИС/СБИС программируемой логики, структура которой представляет собой матрицу программируемых логических блоков, между строками и столбцами которой реализованы программируемые соединения, называется
БИС/СБИС программируемой логики, структура которой представляет собой совокупность блоков типа ПМЛ или БМК, объединенных матрицей программируемых соединений, называется
Блокинг-генератор:
Большим преимуществом триггеров перед другими типами микросхем с памятью является
Большинство логических элементов, используемых в комбинационных цепях, имеют тип выхода:
Буфер FIFO полон, если
Буфер FIFO пуст, если
Быстродействие ЗУ оценивают
В CPLD используется система связей
В CPLD программируемая матрица соединений позволяет соединять
В FPGA используется система связей
В динамических ОЗУ без обновления информация в виде зарядов конденсаторов может сохраняться
В динамическом ОЗУ основой запоминающего элемента является
В ЗУ с последовательным доступом доступ к данным осуществляется
В ЗУ типа E2PROM микросхемы программируются
В ЗУ типа EPROM микросхемы программируются
В ЗУ типа PROM микросхемы программируются
В интерфейсе Rambus адреса
В каждом из каналов контроллера ПДП размещены регистры
В команде явно или неявно указывается регистр процессора, содержащий адрес операнда, при адресации
В контроллере прерываний можно задать операции, связанные с концом обслуживания прерывания и установкой "дна" приоритетного кольца, с помощью слова
В контроллере прерываний можно программно установить или сбросить отдельные биты регистра масок с помощью слова
В любой момент времени у двоичного дешифратора:
В масочных ЗУ типа ROM(M) микросхемы программируются
В микропроцессоре К1821ВМ85А буфер адреса ВА выдает на линии адресной шины сигналы разрядов адреса
В микропроцессоре К1821ВМ85А принимает из памяти первый байт команды, который после дешифрации порождает сигналы, необходимые для реализации машинных циклов, предписанных кодом операции, регистр
В микропроцессоре К1821ВМ85А стек реализуется
В микросхемах FLEX логический блок (LAB) представляет собой
В микросхемах FLEX реализовано количество уровней средств логического преобразования данных
В микросхемах SDRAM увеличивает поток информации от входа к выходу за единицу времени применение
В параллельном периферийном адаптере могут программироваться и использоваться поодиночке разряды порта
В параллельном периферийном адаптере порты могут работать
В параллельных регистрах каждый из триггеров имеет независимый
В ПЛМ термы подаются далее на
В ПЛМ, реализованной в биполярной технологии, элементами связей служат
В режиме 0 параллельного периферийного адаптера осуществляется
В режиме 1 параллельного периферийного адаптера осуществляется
В режиме 2 параллельного периферийного адаптера осуществляется
В сдвиговых регистрах вход каждого триггера
В синхронных счетчиках с асинхронным переносом ИЕ6 и ИЕ7 после параллельной записи информации в счетчик счет
В системе прерываний с циклическим приоритетом после обслуживания источника
В современных микропроцессорных системах кэш второго уровня (внешний) обычно имеет структуру
В современных микропроцессорных системах кэш первого уровня (внутрипроцессорный) обычно имеет структуру
В современных САПР наиболее распространено тестирование проектируемого устройства путем
В статическом ОЗУ основой запоминающего элемента является
В схемах ПЛМ с программируемым выходным буфером обеспечивается возможность получения
В схемах Флэш-памяти стирание информации осуществляется
В схеме ПЛМ с некоторым числом двунаправленных выводов можно изменять
В схеме ПЛМ с программируемым выходным буфером выработанные матрицами функции проходят через выходной буфер, разрядные схемы которого выполнены как
В схеме формирователя импульсов на логических элементах в качестве элемента временной задержки используется RC-цепь для:
В табличном вычислителе на ПЗУ при увеличении разрядности входного числа на единицу требуется увеличить требуемый объем памяти
В третье состояние элемент переводится:
В ЭВМ, в технике обработки и передачи цифровой информации преимущественно используются оптопары:
Вариант FPM эффективен, если после обращения к некоторому ЗЭ следующее обращение будет к запоминающему элементу (ЗЭ)
Вариант бесканальных БМК, называемых "море вентилей", содержит массив
Варианты БМК максимального быстродействия реализуются на схемах типа
Вес комбинации - это:
Видеопамять относится к типу ЗУ
Возможность вложенных прерываний обеспечивается
Возможность использования неабсолютной адресации связана с
Возможность произвольного изменения порядка сигналов адресных разрядов без всяких последствий для функционирования памяти является особенностью микросхем
Время выбора ЗУ - это интервал времени от появления сигнала
Время выборки ЗУ - это интервал времени от появления сигнала
Время выдержки - это время
Время доступа к конкретной единице хранимой информации в последовательных ЗУ
Время предустановки - это время
Время предустановки сигнала А относительно сигнала В есть интервал между
Время сохранения сигнала А относительно сигнала В - это интервал между
Время удержания сигнала А относительно сигнала В - это интервал между
Выполняют управление обменом с внешними устройствами, формирование управляющих сигналов для исполнительных устройств, используются в качестве центральных процессоров радиоэлектронной аппаратуры
Выход с открытым эмиттером характерен для элементов типа:
Выходы с открытым коллектором соединять параллельно:
Выходы с третьим состоянием соединять параллельно:
Генератор выдает один импульс с поступлением запускающего сигнала в режиме:
Главная задача при проектировании клавиатуры состоит в
Главное отличие буферной памяти от памяти для временного хранения информации состоит в том, что
Главное применение регистров сдвига состоит в
Главный принцип построения системы команд МП Л1839ВМ1
Группа схемных элементов, соответствующая возможности реализации на ней функции 2И-НЕ, 2ИЛИ-НЕ, используемая для оценки сложности БМК, называется
Данные поступают в начало цепочки и появляются на выходе после некоторого числа обращений, равного числу элементов в цепочке, в ЗУ
Двоичные дешифраторы - это устройства, которые:
Двоичный счетчик считает от 0 до (N - число разрядов выходного кода счетчика)
Диапазон адресов, к которым может обращаться процессор (т. е. емкость АП) связан с разрядностью шины адреса m соотношением
Динамическая реконфигурация предполагает
Динамическое ОЗУ повышенного быстродействия, достигаемого путем кэширования, называется
Динамическое ОЗУ, отличающееся высоким темпом передачи данных внутри пакета при относительно больших значениях времени доступа к первому слову пакета, называется
Длительность импульса, формируемого одновибратором, определяется:
Длительность паузы между синхроимпульсами должна быть достаточной для
Длительность синхроимпульса должна быть достаточной для
Для JK-триггера комбинация J=1, K=1
Для RS-триггера комбинация S=0, R= 0
Для RS-триггера комбинация S=1, R= 0
Для RS-триггера является запрещенным сочетание
Для архитектуры типа CISC характерно использование
Для асинхронного счетчика задержка установления кода на выходе счетчика равна
Для борьбы с электромагнитными наводками используется:
Для ввода/вывода, отображенного на память, характерно
Для выполнения операций записи на микросхемы ЗУ прежде всего подается(ются)
Для канальных БМК характерны
Для микропроцессора по сравнению с микроЭВМ универсального назначения характерно
Для обеспечения энергонезависимости памяти к микросхеме подключается
Для подавления дребезга контактов кнопки используется:
Для получения кодовой комбинации кода Хемминга:
Для получения последовательности кратковременных импульсов с большой скважностью, близких по форме к прямоугольным, используется:
Для реализации с помощью ПЛМ скобочных форм
Для синхронного счетчика задержка установления кода на выходе счетчика равна
Для увеличения количества разрядов данных ПЗУ необходимо
Для улучшения "качества земли":
Для фильтрации напряжений питания:
Достоинством D-триггеров является то, что
Достоинством двухфазной системы синхронизации является
Достоинством кэша с прямым размещением по сравнению с другими типа кэш-памяти является
Достоинством программного ввода-вывода является
Достоинством статических ОЗУ является
Доступ к единицам хранения информации осуществляется по специальному признаку в ЗУ
Если n - разрядность адреса, то число хранимых ЗУ слов равно
Если на V-входе DV-триггера установить логический 0, то триггер
Если необходимо увеличить частоту чтения информации из памяти, то надо соединить нужное количество микросхем памяти для увеличения разрядности шины данных, а затем применить на выходах данных схему на основе
Если число входов системы больше числа входов ПЛМ, то
Если число термов системы превышает число термов ПЛМ, то
Задержка переключения многоразрядного синхронного счетчика при увеличении разрядности
Задержка переключения многоразрядного синхронного счетчика с асинхронным переносом при увеличении разрядности
Задержки распространения сигналов относится к группе параметров БМК
Задержки цифровых сигналов требуются в цифровых устройствах прежде всего для:
Законченная схема, реализуемая путем соединения элементов в пределах одной или нескольких базовых ячеек в БМК, называется
Запоминающими элементами в EPROM и E2PROM являются
ЗУ, в которых доступ к единицам хранения информации осуществляется по местоположению в памяти, называются
Идея умножения по модифицированному алгоритму Бута заключается в:
Из перечисленного CPLD состоят из 1) реконфигурируемых модулей памяти 2) коммутационной матрицы 3) блоков ввода/вывода 4) программируемые мультиплексоры
Из перечисленного АЛУ микропроцессора К1821ВМ85А выполняет операции 1) умножения 2) вычитания 3) сравнения слов 4) деления
Из перечисленного арифметико-логическое устройство имеет входы: 1) операндов 2) адреса 3) синхронизации 4) выбора операций
Из перечисленного борьба с перекрестными помехами осуществляется способами: 1) экранированием устройства 2) фильтрацией напряжений питания 3) запрещением параллельного расположения близких и длинных сигнальных линий 4) применением коаксиальных кабелей, витых пар
Из перечисленного буфер передатчика программируемого связного адаптера выполняет действия 1) принимает данные от буфера ШД 2) преобразует поток последовательных битов в параллельные данные 3) вводит в данные служебные символы или биты 4) посылает принятый символ в процессор
Из перечисленного в FPGA в качестве конфигурируемого логического блока (КЛБ) используются 1) логические модули на основе дешифраторов 2) диодные пары 3) транзисторные пары 4) логические модули на основе мультиплексоров
Из перечисленного в микропроцессоре К1821 определены машинные циклы типов 1) записи в ВУ 2) условного перехода 3) начало прямого доступа к памяти 4) подтверждения прерывания
Из перечисленного в ответ на принятый запрос прерывания в микропроцессорной системе выполняются действия 1) прерывается выполнение текущей команды 2) запоминается состояние микропроцессора 3) выполняется подпрограмма обслуживания прерывания 4) вектор прерывания помещается в стек
Из перечисленного в сериях цифровых элементов обычно имеются компараторы с выходами: 1) "равно" 2) "больше или равно" 3) "равно нулю" 4) "больше"
Из перечисленного в состав микропроцессорных систем входят 1) ОЗУ 2) внешняя память 3) программируемый таймер 4) устройства ввода-вывода
Из перечисленного в структуру ПЛМ входят 1) блоки входных буферных каскадов 2) блоки памяти 3) предварительный дешифратор 4) программируемые матрицы элементов И и ИЛИ
Из перечисленного важнейшими особенностями языка VHDL являются 1) понятие параллелизма выполнения действий 2) понятие наследования свойств объектов 3) использование рекурсивных функций 4) введение физического типа данных
Из перечисленного введение специализированных аппаратных ядер в FPGA и CPLD 1) уменьшает стоимость микросхемы 2) сокращает площадь кристалла при реализации сложных функций 3) увеличивает универсальность микросхем 4) ведет к достижению максимального быстродействия
Из перечисленного второй байт команды микропроцессора К1821 может содержать 1) сведения о способе адресации 2) адрес ВУ 3) старший полуадрес операнда 4) непосредственный операнд
Из перечисленного входные буферы ПЛМ выполняют действия 1) соединяют выход любого логического элемента со входами других 2) преобразуют однофазные входные сигналы в парафазные 3) формируют сигналы необходимой мощности для питания матрицы элементов И 4) осуществляют динамическую реконфигурацию
Из перечисленного выходные буферы ПЛМ выполняют действия 1) осуществляют инвертирование выходных сигналов 2) обеспечивают необходимую нагрузочную способность выходов 3) формируют сигналы необходимой мощности для питания матрицы элементов И 4) разрешают или запрещают выход ПЛМ на внешние шины
Из перечисленного дешифратор команд в МП Л1839ВМ1 выполняет следующие функции 1) формирование адресов команд и операндов 2) хранение адресов, операндов и результатов выполнения операций на регистрах 3) формирование начального адреса микропрограммы обработки команды 4) управление по выделению из программы смещений адресации и констант
Из перечисленного для борьбы с помехами, возникающими из-за наличия токовых импульсов, используют: 1) "хорошую землю" 2) фильтрацию напряжений питания 3) коаксиальные кабели, витые пары 4) экранирование устройства
Из перечисленного для исключения возможных сбоев в работе цифрового устройства из-за явлений риска используют: 1) введение избыточных элементов 2) запрещение восприятия сигналов комбинационной схемы элементами памяти на время переходных процессов 3) фильтрацию напряжений питания 4) введение RC-цепей
Из перечисленного для реализации задержек на практике используют: 1) цепочки логических элементов 2) RC-цепочки 3) LC-цепочки 4) оптопары
Из перечисленного достоинствами динамических ЗУ являются 1) высокое быстродействие 2) отсутствие необходимости регенерации 3) большая информационная емкость 4) невысокая стоимость
Из перечисленного достоинствами ЗУ с электрическим стиранием информации по сравнению с ЗУ с УФ-стиранием являются 1) возможность стирания информации индивидуально для каждого адреса 2) высокий уровень интеграции 3) низкая стоимость 4) большое число возможных циклов перепрограммирования
Из перечисленного достоинствами ЗУ типа PROM являются 1) простота программирования пользователем 2) невысокая стоимость 3) высокий уровень интеграции 4) коэффициент программируемости, близкий к единице
Из перечисленного достоинствами статических ЗУ являются 1) высокое быстродействие 2) отсутствие необходимости регенерации 3) большая информационная емкость 4) невысокая стоимость
Из перечисленного достоинствами файловой Флэш-памяти по сравнению с твердыми дисками являются 1) высокая информационная емкость 2) низкая стоимость 3) низкая потребляемая мощность 4) высокое быстродействие при чтении данных
Из перечисленного достоинством полностью ассоциативной кэш-памяти является 1) простота организации 2) функциональная гибкость 3) бесконфликтность адресов 4) малый размер тега
Из перечисленного информационный буфер позволяет 1) повысить независимость устройств, участвующих в обмене 2) хранить копии информации, используемой в текущих операциях обмена 3) согласовать скорости передачи и приема данных 4) работать в режиме непосредственного обмена с процессором
Из перечисленного использование ПЗУ для замены комбинационных схем имеет недостатки 1) высокая чувствительность к моменту изменения входных сигналов 2) необходимость использования выходных резисторов в некоторых случаях 3) простота изменения логики работы схемы 4) простота проектируемого устройства
Из перечисленного к однократно программируемым СБИС ПЛ относятся 1) с перемычками типа antifuse 2) с триггерной памятью конфигурации 3) с УФ-стиранием 4) EPROM-OTP
Из перечисленного к релаксационным генераторам, вырабатывающим электрические колебания, близкие по форме к прямоугольным, относятся: 1) мультивибраторы 2) блокинг-генераторы 3) одновибраторы 4) элементы задержки
Из перечисленного к репрограммируемым СБИС ПЛ относятся 1) с перемычками типа antifuse 2) с триггерной памятью конфигурации 3) с УФ-стиранием 4) EPROM-OTP
Из перечисленного каждая логическая микросхема обязательно имеет выводы для: 1) сигнала перевода в третье состояние 2) питания 3) выходных сигналов 4) синхронизации
Из перечисленного контроллер ПДП при блочных передачах выполняет действия 1) преобразование данных из потоковой формы в параллельную 2) выдача сигнала подтверждения прерывания 3) прием сведений об области памяти, отведенной для блока данных 4) генерация адресов для ЗУ и сигналов управления для ЗУ и ВУ
Из перечисленного контроллер прерываний выполняет действия 1) сохраняет текущее состояние регистров микропроцессора в стеке 2) выдает запрос прерывания INT для микропроцессора 3) определяет, какой из незамаскированных запросов имеет наивысший приоритет 4) вызывает подпрограмму обработки прерывания
Из перечисленного на сумматорах, входящих в состав сумматора с условным переносом, производится суммирование: 1) младших полей операндов при единичном значении сигнала переноса из старшего сумматора 2) полученного значения суммы операндов и предыдущего значения суммы 3) старших полей операндов при единичном значении сигнала переноса из младшего сумматора 4) старших полей операндов при нулевом значении сигнала переноса из младшего сумматора
Из перечисленного одновибратор может применяться для: 1) формирования сигнала огибающей последовательности входных импульсов 2) изменения амплитуды входного импульса 3) формирования выходных импульсов заданной длительности с высокой точностью 4) изменения длительности входного импульса
Из перечисленного операционный блок в МП Л1839ВМ1 выполняет следующие функции 1) формирование адресов команд и операндов 2) хранение адресов, операндов и результатов выполнения операций на регистрах 3) формирование начального адреса микропрограммы обработки команды 4) управление по выделению из программы смещений адресации и констант
Из перечисленного операцию монтажной логики можно получить, если разрешить активную работу элементов и соединить параллельно выходы: 1) логические 2) с третьим состоянием 3) с открытым коллектором 4) с открытым эмиттером
Из перечисленного описание проекта на языке VHDL содержит 1) список соединений для входов и выходов элементов 2) указание библиотек функциональных элементов, которыми может пользоваться САПР 3) описание объектов, которые будут использованы как компоненты проектируемого устройства 4) описание условий внешней среды
Из перечисленного основными архитектурными новшествами RDRAM являются 1) синхронизация обоими фронтами тактовых импульсов 2) использование многобанковых структур 3) использование конвейеризации тракта продвижения информации 4) специальный новый интерфейс
Из перечисленного основными архитектурными новшествами SDRAM являются 1) синхронизация обоими фронтами тактовых импульсов 2) увязка синхросигналов памяти с тактовой частотой системы 3) использование конвейеризации тракта продвижения информации 4) специальный новый интерфейс
Из перечисленного основными направлениями эффективного использования Флэш-памяти являются 1) построение микропрограммных автоматов 2) хранение не очень часто изменяемых данных 3) хранение стандартной информации, имеющей широкий круг потребителей 4) замена памяти на магнитных дисках
Из перечисленного основными операциями, лежащими в основе алгебры логики, являются: 1) сдвиг 2) сложение по модулю два 3) инверсия 4) дизъюнкция
Из перечисленного основными параметрами ПЛМ является число 1) входов 2) термов 3) выходов матрицы И 4) элементов памяти
Из перечисленного отличительными особенностями ЦПОС являются 1) развитая система ввода-вывода 2) в основе АЛУ лежит умножитель-аккумулятор 3) широкий набор команд с развитой системой адресации 4) алгоритмическая ориентация на конвейерные структуры с большим числом уровней
Из перечисленного отличительными чертами архитектуры типа RISC являются 1) развитая система адресации 2) развитая система ввода-вывода 3) сокращенный набор команд 4) алгоритмическая ориентация на конвейерные структуры с большим числом уровней
Из перечисленного первый байт команды микропроцессора К1821 может содержать 1) сведения о способе адресации 2) адрес операнда 3) адрес ВУ 4) старший полуадрес операнда
Из перечисленного ПЗУ применяется для 1)m организации информационных буферов 2) замены сложных комбинационных схем 3) временного хранения информации 4) построения генераторов сложных последовательностей цифровых импульсов
Из перечисленного по способу доступа к данным различают ЗУ 1) асинхронные 2) последовательные 3) ассоциативные 4) конвейерные
Из перечисленного предназначены только для временного хранения данных при выборке команды из памяти и недоступны для программиста регистры микропроцессора К1821ВМ85А 1) H 2) W 3) Z 4) SP
Из перечисленного при ПДП микропроцессор выполняет операции 1) программирование контроллера ПДП 2) запись данных в контроллер ПДП 3) чтение данных из контроллера ПДП 4) чтение состояние контроллера ПДП
Из перечисленного при разработке цифрового устройства его часто разбивают на блоки 1) логический 2) операционный 3) памяти 4) управления
Из перечисленного программированием ПЛМ определяются 1) термы, которые будут выработаны 2) входные переменные 3) сигналы синхронизации 4) комбинации термов, которые составят выходные функции
Из перечисленного программируемый Турбо-бит дает возможность пользователю выбрать варианты работы схемы 1) с изменяемой конфигурацией 2) синхронный 3) более скоростной 4) более экономичный по потребляемой мощности
Из перечисленного разновидностями БМК являются архитектуры 1) канальные 2) с памятью 3) блочные 4) буферные
Из перечисленного регистрами общего назначения в микропроцессоре К1821ВМ85А являются 1) W 2) D 3) SP 4) Н
Из перечисленного способами настройки, используемыми в универсальных логических модулях на основе мультиплексоров, являются: 1) объединение входов 2) фиксация некоторых входов 3) расширение алфавита настроечных сигналов 4) расширение алфавита информационных сигналов
Из перечисленного типовыми архитектурными направлениями развития мультипроцессорных систем являются 1) CRISP-архитектура 2) нейронные сети 3) CISC-архитектура 4) однородные вычислительные среды
Из перечисленного триггер памяти конфигурации проектируется с оптимизацией по 1) высокому быстродействию 2) параметрам компактности 3) минимальной потребляемой мощности 4) максимальной устойчивости стабильных состояний
Из перечисленного управляющее слово программируемого интервального таймера определяет 1) начальное число 2) номер счетчика, для которого оно предназначено 3) какие входы подключены к ведомым таймерам 4) систему счисления используемых чисел
Из перечисленного условиями эффективного использования ядер памяти являются 1) возможность изменять организацию памяти 2) возможность организовывать буферы FIFO 3) большой размер блоков 4) использование длинных линий связи
Из перечисленного шинные формирователи выполняют функции 1) усиливают сигналы по мощности при работе на шину 2) осуществляют временную буферизацию данных 3) служат для подключения к магистрали внешнего устройства 4) отключают источник информации от шины, когда он не участвует в обмене
Из перечисленного являются функционально полными системы, состоящие из элементов: 1) ИЛИ, НЕ 2) ИЛИ, И 3) И, НЕ 4) НЕ
Из перечисленного языками, используемыми для проектирования ЦУ, являются 1) Prolog 2) Java 3) VHDL 4) Verilog
Из перечисленного: 1) задающий генератор; 2) усилитель; 3) мультиплексор; 4) размножитель сигналов - устройство синхронизации в общем случае содержит блоки
Из перечисленного: 1) минимальные задержки элементов и найти самый короткий путь от входов к одному из выходов; 2) минимальные задержки элементов и найти самый длинный путь от входов к одному из выходов; 3) максимальные задержки элементов и найти самый длинный путь от входов к одному из выходов; 4) максимальные задержки элементов и найти самый короткий путь от входов к одному из выходов - для расчета системы синхронизации в комбинационной схеме нужно учесть
Из перечисленного: 1) организация конвейерной обработки; 2) синхронизация сигналов; 3) накопление результата вычислений в составе вычислителей; 4) устранение влияния дребезга контактов механических переключателей - параллельные регистры применяются для
Из перечисленного: 1) организация конвейерной обработки; 2) синхронизация сигналов; 3) умножение и деление двоичных чисел; 4) генерация случайной последовательности сигналов - сдвиговые регистры применяются для
Из перечисленного: 1) организация конвейерной обработки; 2) синхронизация сигналов; 3) формирование короткого импульса по фронту входного сигнала; 4) накопление результата вычислений в составе вычислителей - триггеры применяются для
Из перечисленного: 1) организация конвейерной обработки; 2) умножение и деление двоичных чисел; 3) измерение частоты входного сигнала; 4) последовательное переключение (сканирование) нескольких устройств - счетчики применяются для
Из перечисленного: 1) установки в 1; 2) синхронизации; 3) переноса; 4) установки в 0 - асинхронный RS-триггер имеет входы
Из перечисленных групп: 1) полиномиальные; 2) параллельные; 3) асинхронные; 4) сдвиговые - регистры делятся на
Из перечисленных микросхем: 1) ИР8; 2) ТМ7; 3) ИР22; 4) ИР13 - параллельными регистрами в стандартных сериях являются
Из перечисленных микросхем: 1) ТМ7; 2) ИР13; 3) ИР22; 4) ИР8 - сдвиговыми регистрами в стандартных сериях являются
Из перечисленных счетчиков: 1) асинхронные; 2) синхронные с асинхронным переносом; 3) асинхронные с синхронным переносом; 4) асинхронные с асинхронным переносом - по быстродействию счетчики делятся на
Из перечисленных типов триггеров: 1) синхронные; 2) со сложной входной логикой; 3) Т; 4) одноступенчатые - по логическому функционированию различают триггеры
Изменяет свое состояние каждый раз при поступлении входного сигнала триггер типа
Инициатива обмена исходит от внешнего устройства при режиме
Интерфейс Microbus содержит
Интерфейс Microbus является
Интерфейс И-41 является
Интерфейс МПИ является
Информационная емкость ЗУ - это
Исключительное состояние, возникающее во время выполнения команды, и оставляющее регистры и память в неопределенном состоянии, называется
Исключительное состояние, которое возникает в конце команды, которая ее вызвала, называется
Исключительное состояние, которое возникает во время выполнения команды и оставляет регистры и память в таком состоянии, что при устранении условий для возникновения этой ситуации и рестарте, эта команда будет давать правильные результаты, называется
Использование триггеров в качестве цифрового фильтра выгодно отличаются от схем с одновибраторами и времязадающими RC-цепочками
К линейным переключательным функциям относятся функции F(х1,…,хn), которые могут быть представлены в виде __________ (аi принимают значения 0 или 1)
К числу микропроцессорных систем относятся
Каждая ячейка хранит данные, а поле "тег" содержит полный физический адрес информации, копия которой записана, в кэш-памяти
Как элемент развязки используется оптопара со связью:
Классическими представителями CPLD являются микросхемы
Когда число функций в системе превосходит число выходов ПЛМ, то
Код адреса содержится в команде, подлежащей выполнению, при адресации
Код Грея относится к кодам, в которых
Кодовое расстояние между двумя кодовыми комбинациями - это:
Колебания, в которых медленные изменения чередуются со скачкообразными, называют:
Команда микропроцессора К1821 SТА b3b2, передающая содержимое аккумулятора в ячейку памяти при прямой адресации, состоит из машинных циклов
Командный цикл состоит из машинных циклов
Концепция интерфейса с раздельной шиной характеризуется тем, что
Кратностью ошибки для слова называют:
Логические выходы соединять параллельно:
Логический элемент с нечетным числом входов, выходная величина которого определяется тем, какие сигналы (0 или 1) составляют большинство среди входных сигналов, называется:
Мажоритарный элемент может иметь число входов:
Макстерм - это:
Масочное программирование - это задание межсоединений в БМК, осуществляемое
Меандр - это цифровой сигнал, у которого длительность импульсов по сравнению с длительностью паузы между ними
Методы повышения быстродействия, используемые в ОЗУ, основаны на предположении о
Микропроцессор К1821ВМ85А в настоящее время широко применяется в
Микросхемы КР1556ХЛ8 являются представителями
Микросхемы с внутренней памятью называются
Минимальный интервал времени между соседними однотипными обращениями к ЗУ называется
Минтерм - это:
Многослойность позволяет изготовлять БМК
Многофазная синхронизация применяется для
Модифицированный код Хемминга позволяет:
Модуль счета для счетчика определяет
Может быть осуществлено без изъятия ЗУ из схемы устройства программирование микросхемы
Можно запретить работу элемента с открытым коллектором:
Можно построить схему с ПЛМ, в которой некоторые выводы можно приспосабливать для работы в качестве входов или выходов в зависимости от программирования перемычек, используя
МП Л1839ВМ1 имеет
МП Л1839ВМ1 позволяет адресовать память
Мультиплексирование шины адреса является особенностью
На первом этапе проектирования цифровых устройств на основе ПЛИС
На последнем этапе проектирования цифровых устройств на основе ПЛИС
На практике однофазная синхронизация чаще всего применяется в схемах с триггерами
На рисунке изображен регистр запросов контроллера прерываний, работающего в режиме обслуживания прерываний с круговым приоритетом. После обслуживания 4-ого запроса приоритетность входов изменится следующим образом
На рисунке изображен фрагмент структуры
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема
На рисунке изображена схема делителя частоты на
На рисунке изображена схема использования D-триггера для
На рисунке изображена схема памяти
На рисунке изображена схема памяти
На рисунке изображена схема памяти
На рисунке изображена схема ПЛМ с
На рисунке изображена схема ПЛМ с
На рисунке изображена схема ПЛМ с
На рисунке изображена схема ПМЛ с
На рисунке изображена схема структуры
На рисунке изображена схема структуры
На рисунке изображена схема структуры
На рисунке изображена схема:
На рисунке изображена схема:
На рисунке изображена схема:
На рисунке изображены временные диаграммы работы
На рисунке приведена структура ЗУ типа
На рисунке приведена структура ЗУ типа
На рисунке приведена структура кэш-памяти
На рисунке приведена структура кэш-памяти
На рисунке приведена структура кэш-памяти
На рисунке приведена структура:
На рисунке приведена схема
На рисунке приведена схема
На рисунке приведена схема
На рисунке приведена схема
На рисунке приведена схема использования ПЗУ для построения
На рисунке приведена схема использования ПЗУ для построения
На рисунке приведена схема расширения ПЛМ по числу
На рисунке приведена схема расширения ПЛМ по числу
На рисунке приведена схема расширения ПЛМ по числу
На рисунке приведена схема расширения ПЛМ по числу
На рисунке приведена схема реализации команд ввода при обмене
На рисунке приведена схема реализации команд ввода при обмене
На рисунке приведена схема:
На рисунке приведена схема:
На рисунке приведена схема:
На рисунке приведена схема:
На рисунке приведена схема:
На рисунке приведена схема:
На рисунке приведена схема:
На рисунке приведена схема:
На рисунке приведена схема:
На рисунке приведена схема:
На рисунке приведена схема:
На рисунке приведена схема:
На рисунке приведена схема:
На рисунке приведена схема:
На схемах двухступенчатый триггер обозначается
Недостатком использования одновибраторов является:
Недостатком синхронных счетчиков по сравнению с асинхронными и синхронными с асинхронным переносом является
Недостатком триггеров и регистров по сравнению с другими типами микросхем с памятью является
Недостатком элементов с открытым коллектором является:
Недостатком элементов с третьим состоянием является:
Некоторый набор схемных элементов, регулярно повторяющийся на определенной площади кристалла, называется
Некотрые схемы помимо комбинационной части содержат на кристалле триггера, это ПЛМ с
Немаскируемым входом прерываний в микропроцессоре К1821 является
Несколько страниц основной памяти строго соответствуют одной строке кэша в кэш-памяти
Несколько строк кэша объединяются в наборы в кэш-памяти
Обеспечивается определенными уровнями сигналов, их мощностями совместимость модулей МПС
Область применения масочных ЗУ
Обмен информацией между параллельным периферийным адаптером и шиной данных МПС производится через
Одно из основных применений параллельных регистров состоит в
Одновибратор без перезапуска:
Одноразрядный сумматор имеет:
Основное назначение интерфейса Microbus
Основное назначение интерфейса МПИ
Основное назначение стека
Основное применение асинхронных счетчиков состоит в
Основное применение параллельного регистра, срабатывающего по уровню стробирующего сигнала, состоит в
Основой арифметико-логического устройства служит:
Основой ПЛМ служит последовательность матриц
Основу электронных часов составляют
Осуществляют подключение одного из входных каналов к выходному под управлением адресующего слова:
Отмечаются в обозначениях элементов значком треугольника выходы логических элементов:
Отмечаются в обозначениях элементов ромбом с черточкой снизу выходы логических элементов:
Очень хорошо подходит для графических и мультимедийных приложений ОЗУ типа
Параллельный периферийный адаптер типа 55А имеет
Параметр выхода, характеризующий величину выходного тока, которую может выдать в нагрузку данный выход без нарушения работы, называется:
Первым машинным циклом в микропроцессоре является
Передает данные из одного входного канала в один из нескольких каналов-приемников:
Передача двух разных УС в параллельный периферийный адаптер при одном и том же адресе возможна потому, что признаком того или иного УС служит значение
Переключение в новое состояние происходит по этапам в триггере
Перекрестные помехи порождаются:
Переход в новое состояние вызывается непосредственно изменениями входных информационных сигналов в триггерах
Переход в новое состояние происходит при подаче на специальный вход тактовых сигналов в триггерах
По сравнению с ПЛМ схемы ПМЛ
Поведенческий вариант описания проекта при автоматизированном проектировании ЦУ определяет
Повторяет входной сигнал с задержкой, определяемой тактовым сигналом, триггер типа
Подключение к контроллеру прерываний одного ведомого контроллера дает схему с входами
Полиномиальный счетчик представляет собой
Полный двоичный шифратор, имеющий n выходов, имеет входов:
Поскольку передача сигналов низкого уровня по внешним связям неприемлема из-за малой помехоустойчивости таких сигналов, в СБИС используется(ются)
После выключения питания и его последующего включения триггеры переходят в состояние
Последствия гонок можно устранить
Появление запроса INTR на входе микропроцессора К1821 при разрешенных прерываниях должно сопровождаться появлением на шине AD байта, содержащего
Предназначены для произвольного соединения своих внешних выводов согласно программированию микросхемы
Предполагает применение определенных типов и размеров конструкций, соединителей совместимость модулей МПС
При автоматизированной разработке ЦУ на первом этапе
При асинхронном обмене или синхронном обмене с внешней синхронизацией программируемый связной адаптер программируется введением в него
При байтовой организации памяти и занесении в стек содержимого регистровой пары байты запоминаются
При выполнении монтажной операции И для получения логической единицы на выходе требуется:
При двухфазной синхронизации используются
При использовании ПЗУ для построения микропрограммного автомата в каждом такте ПЗУ выдает код данных, который определяет
При каскадировании двух синхронных счетчиков сигнал переноса первого счетчика подается на вход второго счетчика
При каскадировании трех синхронных счетчиков третий счетчик будет считать только тогда, когда
При обмене с всегда готовым ВУ используется метод
При обращении к группе слов адрес столбца формируется в начале цикла, далее адреса образуются путем инкрементирования счетчика, в структуре типа
При объединении микросхем ПЗУ для увеличения количества адресных разрядов старшие разряды шины адреса подаются на адресные входы
При операциях над словами большой размерности совместно с арифметико-логическим устройством применяют микросхемы:
При подготовке задачи к решению с помощью ПЛМ вести поиск минимальных по числу термов представлений задачи
При последовательном доступе к памяти адрес записываемой или читаемой ячейки формируется
При программировании РПЗУ-ЭС используются напряжения около
При расширении ПЛМ по входам с использованием предварительного дешифратора с добавлением каждого избыточного входа число ПЛМ в схеме
При реализации задержки на цепочках логических элементов величину задержки можно регулировать, изменяя:
При синхронной передаче при неготовности очередного символа
При синхронном обмене с внутренней синхронизацией программируемый связной адаптер программируется введением в него
Прием разделения конъюнкторов состоит в следующем
Применение кодов Хемминга позволяет:
Программируемая логическая матрица - микросхема для реализации системы переключательных функций, представленных в
Программируемая часть младшего байта адреса подпрограммы содержится в управляющем слове контроллера прерываний
Программируемый буфер дает дополнительные возможности для минимизации в реализуемой системе числа
Программно-управляемое устройство, осуществляющее прием сигналов от источников и их обработки в реальном масштабе времени, построенное на одной или нескольких ИМС, называется
Программно-управляемое устройство, осуществляющее процесс обработки цифровой информации и управление им, называется
Процессор анализирует сигналы, сообщающие о состоянии устройства, и при готовности устройства начинает его обслуживание при режиме
Процессор отключается от системных шин и передает управление обменом специальному контроллеру при режиме
Работает в режиме непосредственного обмена с процессором и по возможности согласуется с ним по быстродействию память
Развитие структуры типа FPM, состоящее в фиксации строки данных в статическом регистре, называется
Размещая сложную функцию рядом с простой, можно позаимствовать часть общего набора конъюнкторов у простой функции в пользу сложной в схеме ПМЛ с
Разрешение на переключение дается только в момент перепада тактового сигнала в триггерах
Распределителем тактов является
Регенерация данных используется для
Режим "считывание-модификация-запись" в динамических ЗУ используется для
Режим Standby Power используется, когда
Риски - это:
Рост количества настроек DRFPGA ограничивается
С точки зрения схемотехники, логический анализатор представляет собой
Самовосстановление после сбоя - это свойство автомата входить в рабочий цикл без воздействия специальных сигналов установок после
Самое высокое быстродействие обеспечивают счетчики
СБИС Л1839ВМ1 является микропроцессором с архитектурой
Сверхбольшая интегральная схема (СБИС) содержит элементов на кристалле
Сегмент в схеме семисегментного индикатора с общим анодом зажигается:
Сигнал переноса у синхронного счетчика с асинхронным переносом при прямом счете вырабатывается тогда, когда
Сигналы прерываний, оповещающие о наиболее важных событиях в микропроцессорной системе, появление которых требует безусловной реакции, подключают ко входу микропроцессора К1821
Синхронизация в цифровых устройствах используется для
Следующее соотношение описывает работу:
Слова доступны одно за другим с постоянным периодом, определяемым емкостью памяти, в ЗУ
Служит для хранения копий информации, используемой в текущих операциях обмена память
Совокупность аппаратных и программных средств, унифицирующих процессы обмена между модулями системы, называют
Современные языки описания аппаратуры допускают описание проектируемого устройства с точки зрения его
Специальное маскирование заключается в блокировании
Стандартная величина коэффициента разветвления при использовании микросхем одного типа (одной серии) равна:
Стандартным приемом расширения ПЛМ по входам является
Старший байт начального адреса области памяти для подпрограмм обслуживания прерываний содержится в управляющем слове контроллера прерываний
Статическое ОЗУ сохраняет свое состояние
Столбцы таблицы программирования PLD соответствуют
СтратаФлэш - запоминающее устройство типа Флэш с
Строки таблицы программирования PLD соответствуют
Структура БМК, в которой любая область, в которой расположены БЯ, может быть использована как для создания логической схемы, так и для создания межсоединений, называется
Структура БМК, которая представляет собой совокупность регулярно расположенных на кристалле базовых ячеек, между которыми имеются свободные зоны для создания соединений, называется
Структура БМК, содержащая специализированные области (логической обработки, памяти, реализации отдельных операций и т.д.), называется
Структура динамической памяти, в которой используется повышение быстродействия с помощью разбиения памяти на части, что позволяет обращаться к банкам поочередно, называется
Структура ЗУ с двухкоординатной выборкой запоминающих элементов на пересечении двух линий выборки, возбуждаемых выходами двух дешифраторов адреса, называется
Структура ЗУ с однокоординатной выборкой слов путем возбуждения линии выборки дешифратора адреса называется
Структура ЗУ, в которой вначале выбираются "длинные" слова с помощью дешифрации одной части адреса, а затем из них слова нужной разрядности с помощью дешифрации другой части адреса, называется
Структурный вариант описания проекта при автоматизированном проектировании ЦУ определяет
Схема замещения длинной линии без потерь состоит из цепочки:
Схема распределителя тактов с самовосстановлением за несколько тактов основана на том, что
Схемам типа Boot Block Flash Memory присуще
Счетчик Джонсона - это кольцевой регистр с перекрестной обратной связью, имеющий обратную связь
Считывание в обратном порядке свойственно ЗУ
Табличный функциональный преобразователь представляет собой
Терм - это
Типовой функциональный узел цифровых устройств, выполняющий операции приема, хранения и выдачи данных, причем прием и выдача могут осуществляться для параллельных и/или последовательных данных, называется
Типовым элементом схем адресации является
Традиционным для динамических ЗУ является режим регенерации путем осуществления циклов
Требует выработки определенных управляющих сигналов, генерируемых обменивающимися модулями, имеющих заданное смысловое значение и временное положение, совместимость модулей МПС
Третье состояние - это состояние, при котором выход логического элемента:
Триггерами с динамическим управлением называются триггеры
Триггером-защелкой называют триггер, который
Триггеры сохраняют свою память
Указатели старшей единицы - это устройства, которые:
Указатель старшей единицы, имеющий n выходов, имеет входов:
Указатель стека SP содержит адрес
Управление уровнем для триггера означает, что
Управляющее слово УС2 параллельного периферийного адаптера задает
Управляющее слово УСИ3 контроллера прерываний используется, если
Уровень входного напряжения, выше которого сигнал воспринимается как единица, а ниже - как нуль, называется:
Устройство, воспроизводящее любую функцию заданного числа аргументов, называется:
Устройство, которое в ответ на входной сигнал формируют выходной импульс заданной длительности, называется:
Устройство, определяющее отношения между двумя словами, называется:
Фазность определяется
Флэш-память по типу запоминающих элементов и основным принципам работы подобна памяти типа
Формирователь опорных сигналов в устройстве синхронизации служит для
Функциональный узел комбинационного типа - это схема, значения выходных сигналов которой зависят:
Функция генерации для сумматора принимает единичное значение, если перенос на выходе разряда:
Функция прозрачности для сумматора принимает единичное значение, если перенос на выходе разряда:
Ценой схемы по Квайну называется суммарное число:
Число входов, которое может быть подключено к данному выходу без нарушения работы, называется:
Число вырабатываемых ПЛМ функций равно числу
Число формируемых термов в ПЛМ равно числу
Число циклов перезаписи у ЗУ с электрическим стиранием информации
Число циклов перезаписи у отечественных ЗУ с УФ-стиранием
Число эквивалентных вентилей относится к группе параметров БМК
Электромагнитные наводки создаются:
Элемент, осуществляющий операцию ИЛИ-НЕ в положительной логике, в отрицательной логике реализует операцию:
Элементарный автомат, содержащий элемент памяти с емкостью один бит и схему управления записью в этот элемент памяти, называется
Явление гонок заключается в том, что
Является заготовкой, которая преобразуется в требуемую схему выполнением необходимых соединений
Языки описания аппаратуры низкого уровня по сравнению с языками описания аппаратуры высокого уровня
Яркость свечения светодиода зависит от: