FPGA представляет собой программируемые в соответствии с применением матрицы из логических блоков, выполненных большей частью в форме программируемых логических матриц:
FPGA представляет собой программируемые в соответствии с применением матрицы из логических блоков, выполненных в форме PLA:
PAL имеет только программируемую ИЛИ-матрицу:
PLD - стандартные блоки программируемых логических ИС, которые изготавливаются идентичными для всех заказчиков:
PLD являются стандартными схемными элементами, конфигурацию которых заказчики изменять не могут:
Адреса у микропроцессора 8085А имеют ширину 8 бит:
В IO-блок входят элементы, обеспечивающие настройку на различные логические уровни:
В первом такте цикла считывания памяти MR посылаются управляющий сигнал и сигнал приоритета:
Во флаг-регистре содержится информация о результатах операций:
Вывод RESET IN микропроцессора 8085А можно использовать для установки процессора в исходное состояние:
К ASIC относятся ИС, которые с помощью физических изменений, с помощью конфигурационных программ могут быть приведены в соответствие с определенными требованиями:
К рабочим состояниям микропроцессора 8085А относится выполнение подпрограммы обработки прерывания:
Командный регистр содержит информацию о том, действует ли интерфейс как вход или как выход:
Кооперирующиеся управляющие схемы состоят из управляющих блоков:
Одну из зон управляющего слова можно использовать для управления АЛУ:
При помощи ASIC на основе полного заказного проектирования можно реализовать только ограниченное число функций:
Применение ROM предпочтительно в том случае, когда функция не нуждается в большом количестве термов логического произведения:
Процесс выполнения команды начинается с того, что содержание накапливающего регистра записывается в ячейке ЗУ:
С помощью PLA многие функции могут быть реализованы с меньшими аппаратными затратами, чем в случае PAL:
Среди PLD есть программируемые логические ИС с электрическими пережигаемыми соединениями:
Термы логического произведения реализуются в программируемой логической матрице PLA с помощью ИЛИ-матрицы:
Указатель вершины стека запоминает адрес первого байта, который был записан в стеке:
Управляющий блок содержит АЛУ и регистры для хранения промежуточных результатов: